가라멜의 달달한 세상 탐방

1. 간단한 구조의 컴퓨터 설계

- 설계과정

1) 기본적인 컴퓨터 구성 설계

2) 컴퓨터 명령어 설계

3) 명령어 분석을 통한 제어논리 설계

4) 하드웨어에 의한 제어장치 설계

2. 명령어 파이프라이닝

- 파이프라이닝 : 어떤 일을 실행하는데 있어서 하나의 일을 여러 단계로 나누어, 중첩되게 실행함으로써 성능을 높이는 방법

- 명령어파이프라이닝 : CUP의 처리속도를 향상시키기 위한 방법 중의 하나로서, CPU의 내부 하드웨어를 여러 단계로 나누어 처리하는 기술

- 방법

- 2단계 명령어 파이프라인 : 명령어 수행되는 컴퓨터 사이클을 2단계로 나누어 실행

1) 명령어 인출 단계

2) 명령어 실행 단계

- 실행 속도 : 명령어의 수행으 ㄹ인출과 실행 단계가 중첩되도록 하면 명령어의 처리 속도를 2배 향상 가능

- 문제점 : 두 단계의 처리시간이 항상 동일해야 한다는  제약

- 해소책 : 각 단계의 수를 늘려서 각 단계의 처리 시간을 같게 함. 즉, 단계의 세분화를 통해 각 단꼐간의 시간 차이를 최소화 

- 4단계 명령어 파이프라인

- 두번째 클럭 주기에서부터 명령어 단계가 중첩되어 처리 최대 4개의 명령어 동시 처리

- 6단계 명령어 파이프라인

- 속도 향상을 위한 조건

- 모든 단계에서의 실행 시간이 같아야 한다

- 래치시간이 각 단계의 실행시간보다 무시할 정도로 작아야 한다

- 실행되어야 할 명령어의 수가 많아야 한다.

3. CISC와 RISC의 비교

- CISC (Complex Instruction Set Computer)

- 명령어에 따라 다양한 길이를 갖는 가변길이 명령어 형식 사용

- 명령어 수행시간이 1클럭에서 많게는 수백 클럭까지 소요

- 약 200여개 이상의 명령어를 갖고 있음

- RISC(Reduced Instruction Set Computer)

- 고정길이의 명령어 형식 사용 > 명령어 집합이 단순

- 모든 명령어가 1워드 단위로 고정 > 1개 명령어를 수행하는개 1개 클럭만이 소요

- 약 30여 개의 명령어를 갖고 있음

<레지스터 구조>

-CISC

- CUP내부에 범용 레지스터의 수가 적음

- 기억장치에 있는 데이터를 액세스 하기 위해서는 기억장치 접근이 자주 발생 > 컴퓨터 성능저하 요인

-RISC

- CPU 내부에 많은 수의 범용 레지스터

- 처리하고자 하는 데이터를 미리 CPU 내부 레지스터로 가져와서 실행 가능 > 처리 속도 향상 도모

<파이프라인 적용 효율>

- CISC

-명령어 길이 가변적 > 각 단계별 처리시간을 동일하게 하는 것이 어려움 > 비효율적

-RISC

- 고정길이 명령어 > 처리시간 동일 > 파이프라인 구조에 효율적